

文章编号:1000-8055(2013)09-2140-05

航空发动机电子控制系统的小型化 SIP 技术

刘葆华^{1,2}, 黄金泉¹

(1. 南京航空航天大学 能源与动力学院, 南京 210016;

2. 中国航空工业集团公司 航空动力控制系统研究所, 江苏 无锡 214000)

摘 要: 针对电子装备小型化的需求,开展了对航空发动机电子控制系统的系统级封装(SIP)技术研究. 以一个航空发动机电子控制系统设计为例,采用芯片堆叠结构,将多个裸芯片管脚用键合线引至电路衬底上的连接点,辅以印制板电路,构成完整的电路系统.通过设计优化和信号完整性仿真分析来控制信号质量,试验验证了在保证电路板信号质量的情况下,采用 SIP 技术,面积缩小约 80%,质量减少约 70%. 研究显示系统级封装技术是未来航空电子控制系统小型化、高可靠的发展方向之一.

关 键 词: 航空发动机电子控制系统; 小型化; 系统级封装; 多芯片模块; 信号完整性仿真; 时序
中图分类号: V233.7; TP391.9 **文献标志码:** A

System-in-package technology for miniaturization design of aero-engine electronic control system

LIU Bao-hua^{1,2}, HUANG Jin-quan¹

(1. College of Energy and Power Engineering,
Nanjing University of Aeronautics and Astronautics, Nanjing 210016, China;

2. Aviation Motor Control System Institute,
Aviation Industry Corporation of China, Wuxi Jiangsu 214000, China)

Abstract: An advanced technology of system-in-package (SIP) was presented for miniaturization of the aero-engine control system's electronic equipments. The circuit design of an aero-engine electronic control system was taken as an example. In the chip, an integrated approach was adopted based on a pile of integrated chips, and internal die pins were led to the connection points on the circuit underlay; then the surrounding was supplemented by printed circuit board; finally a complete electrical system was constituted. Design optimization and signal integrity simulation were implemented for quality control of signals. The test results show that, by use of SIP technology, the circuit board is reduced about 80% in area and 70% in mass as well as the signal quality is satisfied. The research illustrates that the SIP technology becomes one of the development directions of miniaturization and high reliability design of aero-engine electronic control system in the future.

Key words: aero-engine electronic control system; miniaturization;
system-in-package (SIP); multichip module (MCM);
signal integrity simulation; timing

收稿日期:2012-09-20

网络出版地址: http://www.cnki.net/kcms/detail/11.2297.V.20130926.1103.201309.2140_019.html

作者简介:刘葆华(1973—),男,江苏盐城人,高级工程师,博士生,主要研究方向为航空发动机控制与仿真、电子控制器设计与仿真.

随着航空动力系统功能要求越来越高,航空发动机电子控制系统由于其具有易于实现复杂控制计划、能灵活修改软件等优点,正逐步替代机械液压控制装置^[1-2]。电子控制系统越来越复杂,传统多芯片平铺的印制电路板(PCB)体积越来越大,质量也越来越大^[3-4]。如何使电子控制系统在追求小型化、轻质量的同时保证高性能、高可靠性成为业界的难题。随着高密度集成封装技术的发展,系统级封装(SIP)技术越来越成熟,将满足航空动力电子控制系统小型化、高性能、高可靠性的需求^[5]。

1 SIP 的设计方法

SIP 技术通过提供芯片、组件、基板、连接方式、封装形式的多种组合,为设计提供尽可能多的拓扑架构选择,SIP 技术特有的三维芯片堆叠和埋入式器件极大地缩小了封装的外形尺寸(见图1),从而最大程度地节省系统占用的空间资源^[6-7]。




图1 SIP 的平面视图及三维视图

Fig. 1 Ichnography and 3-D view of SIP

1.1 裸片堆叠

对于普通的 PCB 设计,采用的器件为封装完成的成品,如球栅阵列(BGA)、表面贴片封装(SOP)、双列直插封装(DIP)、薄型小尺寸封装

(TO)等,因此整个 PCB 上每一个器件都是独立的单元。考虑到每一个器件的散热和抗振等因素,封装后的外形比裸芯片本身体积大得多,因此普通 PCB 面积的小型化就受到了很大的限制。

SIP 技术可直接将多个裸芯片在高度方向堆叠(图2为4个芯片堆叠的结构),去除原有封装多余的外壳,减少芯片需要占用的空间,从而大大减少 PCB 及整机的体积和质量。在每个裸芯片间隔空间涂胶,既起到散热的效果,也能起到隔离和绝缘的作用,同时还兼具固定裸芯片的作用,提高了器件的可靠性。




图2 SIP 实物图

Fig. 2 Picture of real SIP

为了提高功能密度,SIP 设计在封装内采用复杂的三维架构。一般芯片的堆叠方式有两种:一种是裸芯片的管脚(PIN)朝上;另一种裸芯片的管脚朝下,分别通过键合线实现裸芯片到基板之间的电气连接^[8-9]。

1.2 封装形式

SIP 设计采用裸片堆叠,通过键合线实现与外围电路的电气连接,多 IO(input/output)口的封装一般采用球栅阵列,其他管脚数较少的情况可以采用方形扁平封装(QFP)、方形扁平无引脚封装(QFN)、SOP 等形式。封装按材料一般分为塑封和陶瓷封装两种:塑封采用塑胶材料的封装外壳,价格较为便宜,因此工业上应用较为广泛,但其散热和屏蔽效果不佳;陶瓷封装尽管其价格昂贵,但散热效果佳,强度高,屏蔽效果好,适合应用在航空发动机控制系统中。

1.3 散热处理

由于采用芯片堆叠结构的 SIP 设计中,信号密度较平铺方式大大提高,以及航空发动机电子控制器的使用环境较为恶劣,采用 SIP 技术的器件散热处理尤为重要^[10]。以散热路径来看,封装中芯片产生的热主要分成向上和向下两部分,向上部

分的热会透过封装上表面传递到环境空间,向下的热则是透过 PCB 或陶瓷基板传递到环境空间^[11].

热处理措施主要有以下几种:

- 1) 热通孔里镀铜以加强基底的散热效果;
- 2) 外加散热片来降低热源集中;
- 3) 增加铜箔层来增强散热效果;
- 4) 缩短传热路径以减少路径中的热阻;
- 5) 增加材料热传导性能;
- 6) 采用散热锡球;
- 7) 外露铜箔层.

1.4 SIP 系统中信号完整性

由于 SIP 设计中信号高度密集以及速度越来越快,信号完整性(signal integrity, SI)越来越重要^[12-13].一些 SIP 设计软件除了可以对封装堆叠及键合线布线进行设计,同时还能对系统信号进行完整性仿真分析^[14].直接在设计过程中将各种对象的属性如线宽、间距、键合线的要求设置到规则管理器中(见图 3),依靠规则管理器中的规则来指导设计,通过设计规则来控制一些高速信号问题,如差分对等长、等间距规则,总线(BUS)等长匹配.这些规则从一定程度上规避了高速信号的时序和串扰问题^[12,15];与此同时,仿真分析软件可以直接从设计中提取三维模型参数,从而更加精确地对信号的行为进行定性或定量的分析.

br-di-EE												
Type	Objects	Pin Pairs	Pin Delay		Scope	Relative Delay				Length mil	Delay ns	
			Pin 1	Pin 2		Delta:Tolerance		Actual	Margin			+/-
			mil	mil		ns						
PPr	R928.2:U100.AL17 (CLK_25				Global	TARGET		TARGET		4061.50	0.6828	
MGrp	CPA_P0H0_MG (2)	All Drivers/All Receivers			Global	0.00 MIL:300.00 MIL		187.77 MIL				
MGrp	CPA_P0H1_MG (2)	All Drivers/All Receivers			Global	0.00 MIL:300.00 MIL						
MGrp	CPA_P0H2_MG (2)	All Drivers/All Receivers			Global	0.00 MIL:300.00 MIL						
MGrp	CPA_P0H3_MG (2)	All Drivers/All Receivers			Global	0.00 MIL:300.00 MIL						
MGrp	D0RH0_CTL_E2E_MG (24)	All Drivers/All Receivers			Global	0.00 MIL:200.00 MIL		638.34 MIL				
PPr	U25.B5:U2.P2 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	8.96 MIL	991.04 MIL	+	1625.20	0.2666	
PPr	U25.C4:U2.P7 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	95.34 MIL	904.66 MIL	-	1520.90	0.2506	
PPr	U25.C6:U2.M7 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	280.29 MIL	719.71 MIL	-	1335.95	0.2212	
PPr	U25.C15:U2.K8 (CLK_DDR_H				Global	TARGET		TARGET		1616.24	0.2686	
PPr	U25.E14:U2.K9 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	323.92 MIL	676.08 MIL	-	1292.92	0.2133	
PPr	U25.H11:U2.P3 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	64.28 MIL	936.72 MIL	-	1551.96	0.2514	
PPr	U25.H12:U2.M3 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	361.66 MIL	638.34 MIL	-	1254.59	0.2034	
PPr	U25.H13:U2.M7 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	237.11 MIL	762.89 MIL	-	1379.13	0.2247	
PPr	U25.H14:U2.L7 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	260.38 MIL	739.62 MIL	-	1356.67	0.2235	
PPr	U25.J11:U2.N8 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	173.30 MIL	826.70 MIL	-	1442.94	0.2391	
PPr	U25.J12:U2.R8 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	174.20 MIL	826.80 MIL	-	1442.04	0.2387	
PPr	U25.J13:U2.P8 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	267.87 MIL	712.13 MIL	-	1328.37	0.2162	
PPr	U25.J14:U2.K7 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	91.00 MIL	909.00 MIL	-	1525.25	0.2486	
PPr	U25.K12:U2.R2 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	19.82 MIL	980.18 MIL	+	1636.06	0.2649	
PPr	U25.K13:U2.M8 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	55.99 MIL	944.09 MIL	-	1560.33	0.2589	
PPr	U25.K14:U2.M2 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	176.83 MIL	823.17 MIL	-	1439.61	0.2351	
PPr	U25.K15:U2.L2 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	220.50 MIL	779.50 MIL	-	1395.74	0.2316	
PPr	U25.K16:U2.L1 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	104.54 MIL	895.46 MIL	-	1511.71	0.2499	
PPr	U25.K17:U2.L8 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	32.66 MIL	967.34 MIL	-	1583.59	0.2628	
PPr	U25.L13:U2.M2 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	45.25 MIL	954.75 MIL	-	1570.99	0.2557	
PPr	U25.L14:U2.M3 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	156.07 MIL	843.93 MIL	-	1460.18	0.2392	
PPr	U25.L15:U2.L3 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	147.19 MIL	852.81 MIL	-	1469.14	0.2430	
PPr	U25.L16:U2.K3 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	109.01 MIL	890.99 MIL	-	1507.23	0.2505	
PPr	U25.L17:U2.K2 (DDR1_HAT1_				Global	0.00 MIL:1000.00 MIL	168.95 MIL	831.05 MIL	+	1785.19	0.2583	

图 3 BUS 布线规则管理工具示意图

Fig. 3 General view of rule manage tool for BUS route

2 试验过程及结果分析

在某型航空发动机电子控制系统中选择 4 片数字信号处理器(DSP)和 16 片同步动态随机存储器(SDRAM)加上外围电路构成较为完整的电路子系统.为了达到缩小面积的目的,采用芯片堆叠的技术,将 DSP 每 2 个裸芯片堆叠在一起,SDRAM 每 4 个裸芯片堆叠,实现功能的高度集成,分立器件及其他外围电路分别布局在板内剩余空间,图 4 为 SIP 与普通 PCB 布局的比较,左图为 SIP,右图为普通 PCB.

技术指标如下:

- 1) 温度范围为 $-40 \sim 85^{\circ}\text{C}$;
- 2) DSP 链路内部互联;
- 3) 采用外部供电;
- 4) 最终实现 1.27mm 的 PIN 间距 BGA 封装;

- 5) 封装 IO 管脚数目为 532 个.

引入 SIP 技术前后电路板布局面积的比较如表 1 所示,改进前与改进后的面积比为 9.4 : 1.




图 4 SIP 和普通 PCB 布局比较

Fig. 4 Comparison of SIP and PCB layout

表 1 SIP 和 PCB 的面积对比

Table 1 Comparison of SIP area and PCB area

封装类型	长×宽/(cm×cm)	面积/cm ²	比例
PCB	10.2×25	255	9.4
SIP	4×6.8	27.2	1

3 性能分析

本系统在设计过程中采用芯片堆叠加键合线的处理方式,大大缩短了互连线的长度,优化了设计的最终寄生参数,减少延时,大大地改善数字时序问题.用 Allegro SI 分析软件对某网络多负载的复杂拓扑链路进行仿真分析,图 5 为该拓扑 SI 仿真后的信号接收端波形.图 6 为单板加工完成后该拓扑的信号接收端波形,图中横坐标每小格为 2.50 ns,纵坐标每小格为 100 mV.图 6 波形与用仿真分析工具对该系统的信号仿真结果基本吻合,信号质量比较理想.同时由于传输路径变短,消耗的电能相对降低,从而整个电路的功耗也相应有所降低.

经过仿真分析及单板测试,在满足信号功能要求及 EMI(electro magnetic interference)标准的前提下,该系统面积缩小约 80%,质量减少约 70%.




图 5 SI 仿真所得信号接收端波形

Fig. 5 Wave from signal receiver in SI simulation




图 6 SIP 测试所得信号接收端波形

Fig. 6 Wave from signal receiver in SIP test

4 结 论

SIP 技术综合应用键合线工艺、倒装芯片工艺、芯片堆叠工艺、腔体设计工艺等众多芯片空间拓扑形式,去除多芯片的封装外壳,提高了信号集成密度,大大减少航空发动机电子控制器的体积及质量.

SIP 技术集成多个芯片在一个封装中,实现一个完整的系统,外部连接点少,可避免外部干扰影响,提高了信号的电气性能.

SIP 系统生产基于传统的基板生产以及封装工艺,大大降低了系统设计物理实现的成本,并减少了由于工艺变更所导致的器件性能变化的问题,有效提高了产品的可靠性.

高密度集成的 SIP 技术在电子设计领域正逐步发展,通过 SIP 技术在航空发动机电子控制系统的设计、仿真、验证,初步解决了高密度器件布局导致的散热处理、信号完整性问题等技术难题,SIP 技术为发动机电子控制系统的小型化发展开拓了新的思路.

参考文献:

- [1] 郭虹. 航空发动机控制系统的发展趋势[J]. 沈阳航空工业学院学报, 1997, 14(1): 70-74.
GUO Hong. The developing trend of the jet engine control system[J]. Journal of Shenyang Institute of Aeronautical Engineering, 1997, 14(1): 70-74. (in Chinese)
- [2] 王曦, 程茵. 国外航空推进控制技术的发展[J]. 航空发动机, 2009, 35(3): 4-7.
WANG Xi, CHENG Yin. Development of thrust control technology for foreign aero engine[J]. Aeroengine, 2009, 35(3): 4-7. (in Chinese)
- [3] 张绍基. 航空发动机控制系统的研发与展望[J]. 航空动力学报, 2004, 19(3): 375-382.
ZHANG Shaoji. A review of aero engine control system[J]. Journal of Aerospace Power, 2004, 19(3): 375-382. (in Chinese)
- [4] 刘兴堂, 邓建军, 黄树彩. 超音速军用航空发展综述[J]. 空军工程大学学报, 2000, 1(4): 91-94.
LIU Xingtang, DENG Jianjun, HUANG Shucai. A summary on development of supersonic military aviation[J]. Journal of Air Force Engineering University, 2000, 1(4): 91-94. (in Chinese)
- [5] 毛小红, 崔西会, 高能武. 高密度集成技术与电子装备小型化[J]. 电子信息对抗技术, 2009, 24(4): 68-71.
MAO Xiaohong, CUI Xihui, GAO Nengwu. High density integrated technologies and miniature in electronic equipment[J]. Electronic Information Warfare Technology, 2009, 24(4): 68-71. (in Chinese)

- [6] 陈一杲, 张江华, 李宗怿, 等. 系统级封装技术及其应用[J]. 中国集成电路, 2009(12): 56-62.
CHEN Yigao, ZHANG Jianghua, LI Zongyi, et al. System in package technology and the application[J]. China Integrated Circuit, 2009(12): 56-62. (in Chinese)
- [7] 窦新玉. 系统集成封装技术[J]. 电子工业专用设备, 2005, 34(5): 1-4.
DOU Xinyu. System integration in package[J]. Equipment for Electronic Products Manufacturing, 2005, 34(5): 1-4. (in Chinese)
- [8] 李振亚, 赵钰. SIP 封装技术现状与发展前景[J]. 电子封装, 2009, 9(2): 5-10.
LI Zhenya, ZHAO Yu. The status and future prospects of system-in-package technology[J]. Electronics and Packaging, 2009, 9(2): 5-10. (in Chinese)
- [9] 蒋彭龙. 未来航天控制系统中系统集成技术的发展[J]. 战术导弹控制技术, 2010, 27(3): 1-6.
JIANG Penglong. The technological development of system integrated in future aerospace control system[J]. Control Technology of Tactical Missile, 2010, 27(3): 1-6. (in Chinese)
- [10] King L T. System-in-package (SIP): challenge and opportunities[C]//Proceedings of the 2000 Asia and South Pacific Design Automation Conference. New York: Association for Computing Machinery, 2000: 191-196.
- [11] 曾理, 陈文媛, 谢诗文, 等. 集成电路封装高密度化与散热问题[EB/OL]. [2006-11-29]. <http://www.eepw.com.cn/article/17530.htm>.
- [12] 覃婕, 阎波, 林水生. 基于 Cadence_Allegro 的高速 PCB 设计信号完整性分析与仿真[J]. 现代电子技术, 2011, 34(10): 169-171.
QIN Jie, YAN Bo, LIN Shuisheng. Signal integrity analysis and simulation in high-speed PCB design based on Cadence_Allegro[J]. Modern Electronics Technique, 2011, 34(10): 169-171. (in Chinese)
- [13] 顾崧. 高速电路中的信号完整性分析[J]. 电子设计工程, 2011, 19(16): 134-136.
GU Song. Analysis of signal integrity in High-speed circuit designing[J]. Electronic Design Engineering, 2011, 19(16): 134-136. (in Chinese)
- [14] 李胜朝, 张江鑫. 高速电路中时序问题的分析与处理[J]. 浙江工业大学学报, 2009, 37(5): 499-502.
LI Shengchao, ZHANG Jiangxing. Timing problem analysis and processing in high-speed circuit[J]. Journal of Zhejiang University of Technology, 2009, 37(5): 499-502. (in Chinese)
- [15] 杨洪军, 刘永亮, 石琳. 基于信号完整性的高速数据采集传输系统设计[J]. 计算机测量与控制, 2011, 19(7): 1781-1783.
YANG Hongjun, LIU Yongliang, SHI Lin. Design of high speed data collection and transmission system based on signal integrity[J]. Computer Measurement and Control, 2011, 19(7): 1781-1783. (in Chinese)